2.1 CS/컴퓨터구조 & 논리8 [CS/컴퓨터구조] 레지스터 프로그램의 명령어와 데이터는 실행전 후에 레지스터에 저장됩니다그럼 이 레지스터는 무엇일까 레지스터CPU(Central Processing Unit)가 요청을 처리하는 데 필요한 데이터를 일시적으로 저장하는 기억장치로CPU안에 다양한 레지스터들이 있습니다. 대표적인 레지스터레지스터에는 다양한 레지스터들이 있지만 간단하게 대표적인 레지스터들만 거론해보겠습니다. PC(프로그램 카운터 / Program Counter)다음에 실행될 명령어의 주소를 가지고 있어 실행할 기계어 코드의 위치를 저장 명령어 포인터(IP : Instruction Point)라고도 한다IR ( 명령어 레지스터 / Instruction Register)현재 실행 중인 명령어를 저장CPU는 IR에 저장된 명령어를 해석하고 실행합니다. 메모리.. 2024. 8. 21. [CS/컴퓨터구조] 컴퓨터구조 기본구조 컴퓨터 구조 우선 컴퓨터는 0과 1로 이루어진 2진수로 표현된 정보를 이해합니다.해당 정보는 크게 2종류로 나누어 지는데 명령어(Instruction)와 데이터입니다 즉 컴퓨터가 이해하는 정보는 명령어와 데이터로 나눠지며 각 차이는 아래와 같습니다.데이터 : 컴퓨터가 이해하는(문자, 숫자, 이미지, 동영상) 정적인 정보명령어 : 컴퓨터를 작동 시키는 정보 그럼 컴퓨터는 어떻게 이뤄져 있을까 보면전에 폰노이만 구조에서 좀 다뤘는데크게 3가지로 나눠지며 기억장치에서 2개로 나눠져 4개로 보기도 합니다. 해당 포스팅에서는 4개로 포스팅 하도록 하겠습니다.중앙처리장치(CPU)주기억장치(메모리)보조기억장치I/O Device(입출력장치) 1. CPUCPU는 컴퓨터의 두뇌로 메모리에 저장된 명령어를읽어 들이고 해석하.. 2024. 8. 19. [cs/컴퓨터구조&논리] Accumulator Accumulator(누산기) 덧셈을 하여 기억하는 회로8-bit Adder 와 8-bit Lacth로 구성플립플롭에 clear입력을 추가clear 값이 1이면 Output은 0이됨add는 CLK으로 add가 1일때 더해지고 다시 adder(가산기)의 input으로 들어간다또한 폰노이만 구조에 CPU의 산술연산장치 ALU에서 Accumulator가 존재한다. 누산기와 가산기의 차이점을 잠깐 알고 가겠습니다가산기(adder)입력받은 값2개 (주로 가산기와 레지스터)을 더하는 회로반가산기(half adder)와 전가산기(full adder) 존재.누산기(accumulator)연산 장치를 구성하는 중심이 되는 레지스터.사칙 연산, 논리 연산 등의 중간 결과를 기억보통 기억되어 있는 값에 새로운 값이 입력되면.. 2024. 8. 19. [cs/컴퓨터구조&논리] Multiplexer, Demultiplexer, Encoder, Decoder 1 bit latchD 플립플롭을 이용하여 1bit를 일시적으로 저장할 수 있는 메모리로Input(DI:Data input)에 데이터가 들어올때 Output(DO:data output)에 저장되기 위해서는 CLK(이하 Write) 1이 되어야한다8bit latch한번에 8개의 1bit latch의 Wirte를 이어주고 하나의 Wirte에 따라 각 input의 값이 각 Output에 저장하거나 유지한다. 자 이제 데이터를 저장하는 것 까지는 확실히 알았는데데이터가 어디에 저장되어있는지 알아야한다참고로 그위치를 우리는 Address라고 부른다Multiplexer(Mux,Selector 멀티플렉서)Mux는 특정 bit값을 출력하기 위해서 선택해주는 조합논리회로로써 select line을 이용하여 2^n개의 I.. 2024. 8. 19. [CS/논리] 플립플롭 플립플롭(Flip-flop)래치(latch)와 동일하게 1 비트의 정보를 보관, 유지할 수 있는 회로즉, 데이터를 저장하는 조합논리회로이다래치와 차이점은 Clock유무인데 입력에 따라(level sensitive) 항상 반영되는 래치와는 달리 입력을 출력에 반영하는 시점을 클락(Clock,CLK,CK) 신호의 순간엣지(Edge-sensitive)에서 반영하는 플립플롭의 차이가 있다 플립플롭 ->synchronous(동기식)래치(Latch) -> asynchronous(비동기식)플립플롭 종류RS 플립플롭 (Reset-Set Flip-flop)D 플립플롭 (Data Flip-flop , Delay라고도함)T 플립플롭 (Toggle Flip-flop)JK 플립플롭1. RS 플립플롭 (SR플립플롭)기본적인 플립.. 2024. 8. 19. [CS/논리] Logic gate(논리게이트) 1. AND Gate (곱)AB output( A·B)000010100111 2. OR Gate (합)AB output( A+B)000011101111 3. Not Gate (부정)A output( A')0110 4. NAND Gate( Not + AND)AB output( (A·B)' )001011101110 5. NOR Gate (Not + OR)AB output( (A+B)')001010100110 6. XOR Gate ( Exclusive OR /배타적 논리합)AB output( A ⊕ B)000011101110 7. XOR Gate ( 배타적 NOR = Not + XOR)AB output( A ⊙ B)001010100111 2024. 8. 13. [컴퓨터구조] 폰노이만 구조 폰노이만 구조존 폰 노이만이 제시한 컴퓨터 구조로 프로그램 내장 방식이라고 불린다. 이전의 컴퓨터는 계산을 할때마다 회로 스위치를 조정하여 처리하는 하드웨어 프로그램 방식이였는데이는 하나하나 프로그램을 하드웨어로 만들다 보니 비용적인 부분같은 문제점이 많았다. 폰 노이만 구조는 중앙처리장치(CPU), 메모리, 프로그램 이 세 가지 구성요소로 이루어져 있으며메모리에 프로그램과 데이터가 저장되어 있고 하나씩 꺼내며 산술연산장치(Arithmetic Logic Unit)로 연산한다. 폰노이만 구조 이전과 이후는 이렇게 정의할 수 있다.이전다른작업을 위해 하드웨어(전선,스위치)를 설치및 재배치하여 처리이후다른작업을 위해서 소프트웨어 교체 즉 범용성이 좋아진 셈이다 장점이 있듯 단점또한 존재하는데기억장치에서 불러오.. 2024. 8. 13. [Cs/컴퓨터구조] RISC, CISC 명령어 집합(Instruction Set Architecture(ISA), Instruction Set) 소프트웨어와 하드웨어, 특히 CPU와의 사이의 약속으로 마이크로프로세스(하드웨어)가 직접 해독∙실행이 가능한 명령어 집합CPU 명령어를 정의하는 전략CISC (Complex Instruction Set Computer)하나의 명령어 실행으로 가능한 한 많은 작업을 수행(복합 명령어)복합 명령어 수행을 위해 CPU 로직 회로 복잡도 증가하나의 명령어 실행 시간 증가명령어의 포멧이나 길이에 관한 규칙이 없다(가변 길이)하나 이상의 사이클로 명령어 실행전체 명령이 얼마나 걸릴지 시간 예측이 어려움내부구조(설계)가 복잡하다명령어가 소프트웨어적이라서 호환성이 좋다.컴파일 과정이 쉽고, 호환성이 좋다는 장.. 2024. 8. 9. 이전 1 다음 728x90
